Compartilhe o registro |
|
Use este identificador para citar ou linkar para este item:
https://tede2.pucrs.br/tede2/handle/tede/5081
Registro completo de metadados
Campo DC | Valor | Idioma |
---|---|---|
dc.creator | Bezerra, Jeronimo Cunha | - |
dc.creator.Lattes | http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4268731E0 | por |
dc.contributor.advisor1 | Calazans, Ney Laert Vilar | - |
dc.contributor.advisor1Lattes | http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4781414E5 | por |
dc.date.accessioned | 2015-04-14T14:49:19Z | - |
dc.date.available | 2010-03-17 | - |
dc.date.issued | 2009-08-07 | - |
dc.identifier.citation | BEZERRA, Jeronimo Cunha. Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB. 2009. 79 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2009. | por |
dc.identifier.uri | http://tede2.pucrs.br/tede2/handle/tede/5081 | - |
dc.description.resumo | O avanço tecnológico atual do processo de construção de circuitos eletrônicos possibilita a integração de mais de um bilhão de componentes em um único circuito integrado. Um circuito integrado no estado da arte é um componente complexo constituído por numerosos módulos complexos conhecidos como núcleos de propriedade intelectual. Circuitos integrados modernos contêm dezenas ou centenas de núcleos interconectados. Cada vez mais a interconexão de núcleos se faz através de estruturas de comunicação complexas. Uma forma de organizar estas arquiteturas é construí-las sob a forma de uma rede intrachip. O uso de estruturas de comunicação total ou parcialmente regulares tende a aumentar a escalabilidade e o grau de paralelismo da comunicação em sistemas integrados complexos. Uma das características mais importantes de uma rede intrachip é a sua topologia. Este trabalho aborda a verificação e a prototipação da rede intrachip Hermes-TB. Esta rede emprega topologia do tipo toro 2D bidirecional como forma de alcançar baixa latência e alta vazão a um custo de hardware reduzido. A verificação do projeto da Hermes-TB foi obtida aqui através da execução da simulação com atrasos do projeto original, pois a proposta inicial da rede realizou a validação do projeto apenas através de simulação funcional. Por outro lado a prototipação, aqui realizada sobre plataformas baseadas em FPGAs (do inglês, Field Programmable Gate Arrays) validou o projeto pela primeira vez em hardware. Ao final deste trabalho pôde-se então confirmar a viabilidade de uso da rede intrachip Hermes-TB em circuitos reais. | por |
dc.description.provenance | Made available in DSpace on 2015-04-14T14:49:19Z (GMT). No. of bitstreams: 1 421786.pdf: 6104492 bytes, checksum: 1d8dad6aa25fe5104f08a43d444e3017 (MD5) Previous issue date: 2009-08-07 | eng |
dc.format | application/pdf | por |
dc.thumbnail.url | http://tede2.pucrs.br:80/tede2/retrieve/14966/421786.pdf.jpg | * |
dc.language | por | por |
dc.publisher | Pontifícia Universidade Católica do Rio Grande do Sul | por |
dc.publisher.department | Faculdade de Informáca | por |
dc.publisher.country | BR | por |
dc.publisher.initials | PUCRS | por |
dc.publisher.program | Programa de Pós-Graduação em Ciência da Computação | por |
dc.rights | Acesso Aberto | por |
dc.subject | INFORMÁTICA | por |
dc.subject | ARQUITETURA DE REDES | por |
dc.subject | FPGA | por |
dc.subject | CIRCUITOS INTEGRADOS | por |
dc.subject | ROTEAMENTO - REDES DE COMPUTADORES | por |
dc.subject.cnpq | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO | por |
dc.title | Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB | por |
dc.type | Dissertação | por |
Aparece nas coleções: | Programa de Pós-Graduação em Ciência da Computação |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
421786.pdf | Texto Completo | 5,96 MB | Adobe PDF | Baixar/Abrir Pré-Visualizar |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.