PUCRS

1. TEDE PUCRS
2. Teses e Dissertações dos Programas de Pós-Graduação da PUCRS
3. Programa de Pós-Graduação em Ciência da Computação

Compartilhe o registro

Exportar este item:

Tipo do documento:	Dissertação
Título:	Estimativa e redução da dissipação de potência em redes intra-chip com chaveamento por pacotes
Autor:	Guindani, Guilherme Montez
Primeiro orientador:	Moraes, Fernando Gehm
Resumo:	No passado, as maiores preocupações de um projetista VLSI compreendiam área de silício, desempenho, custo e confiabilidade. A dissipação de potência e a energia consumida pelo circuito ocupavam uma posição secundária no projeto do mesmo. A computação móvel mudou este cenário, trazendo a dissipação de potência e o consumo de energia de um circuito como preocupações primárias, visando principalmente aumentar a vida útil das baterias do dispositivo. A primeira medida para reduzir a potência do circuito é agregar diversas funções, que antes estariam em circuitos independentes, em um mesmo circuito, criando o conceito de SoC. Devido ao número de funções integradas nos SoCs modernos, as redes intra-chip (NoCs) estão sendo mais utilizadas devido a sua escalabilidade e paralelismo de comunicação. Os modelos atuais de estimativa da dissipação de potência nas NoCs utilizam como principal métrica o volume de dados transmitidos na rede. Este trabalho propõe um modelo para estimativa da dissipação de potência em uma rede intra-chip mais preciso, baseado nas taxas de recepção nos buffers de cada roteador da rede durante a transmissão do tráfego avaliado. Resultados mostram um erro de no máximo 10% em comparação com uma ferramenta comercial de estimativa de dissipação de potência, reduzindo o tempo de estimativa. Comparando o modelo proposto com modelos baseados em volume de dados, podemos verificar a imprecisão dos modelos de volume, mesmo que estes apresentem tempo de resposta melhores. O modelo proposto foi integrado ao framework ATLAS, permitindo que os projetistas avaliem a potência dissipada para as NoCs e tráfegos gerados neste framework. Além disto, este trabalho apresenta a avaliação da dissipação de potência da NoC Hermes, avaliando a aplicação de técnicas de redução de potência em circuitos CMOS sobre a rede.
Palavras-chave:	INFORMÁTICA REDES DE COMPUTADORES ARQUITETURA DE REDES
Área(s) do CNPq:	CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Idioma:	por
País:	BR
Instituição:	Pontifícia Universidade Católica do Rio Grande do Sul
Sigla da instituição:	PUCRS
Departamento:	Faculdade de Informáca
Programa:	Programa de Pós-Graduação em Ciência da Computação
Citação:	GUINDANI, Guilherme Montez. Estimativa e redução da dissipação de potência em redes intra-chip com chaveamento por pacotes. 2009. 99 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2009.
Tipo de acesso:	Acesso Aberto
URI:	http://tede2.pucrs.br/tede2/handle/tede/5044
Data de defesa:	12-Jan-2009
Aparece nas coleções:	Programa de Pós-Graduação em Ciência da Computação

Arquivos associados a este item:

Arquivo	Descrição	Tamanho	Formato
411702.pdf	Texto Completo	1,76 MB	Adobe PDF	Baixar/Abrir Pré-Visualizar ×

Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.