Compartilhe o registro |
|
Use este identificador para citar ou linkar para este item:
https://tede2.pucrs.br/tede2/handle/tede/3094
Registro completo de metadados
Campo DC | Valor | Idioma |
---|---|---|
dc.creator | Cargnini, Luís Vitório | - |
dc.creator.Lattes | http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4775785A3 | por |
dc.contributor.advisor1 | Fagundes, Rubem Dutra Ribeiro | - |
dc.contributor.advisor1Lattes | http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4790525Y9 | por |
dc.date.accessioned | 2015-04-14T13:56:40Z | - |
dc.date.available | 2007-10-22 | - |
dc.date.issued | 2007-03-23 | - |
dc.identifier.citation | CARGNINI, Luís Vitório. Estudo e desenvolvimento em hardware de códigos corretores de erros. 2007. 8 f. Dissertação (Mestrado em Engenharia Elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2007. | por |
dc.identifier.uri | http://tede2.pucrs.br/tede2/handle/tede/3094 | - |
dc.description.resumo | Neste trabalho foram desenvolvidos códigos corretores de erros, como Base-Chaudhuri-Hocquenghem (BCH) e o Reed-Solomon (RS). Os codificadores BCH foram implementados diretamente de suas abordagens algébricas, empregando como ferramenta uma linguagem de descrição de hardware (VHDL), bem como a implementação de um protótipo utilizando Field Programable Gate Arrays (FPGA). Os resultados obtidos demonstraram claramente que o desempenho destes algoritmos de codificação aumentam consideravelmente, tanto no aspecto de velocidade de execução, quanto a área ocupada do dispositivo FPGA. O sucesso deste trabalho não está na implementação em FPGA destes codificadores, uma vez que existem no mercado e na academia várias realizações similares, mas no fato de empregar como abordagem de implementação e desenvolvimento dos codificadores a formulação algébrica original, isto é, sem o emprego de algoritmos iterativos usuais (seqüenciais) na implementação do BCH. Não obstante, com os resultados do BCH algébrico propõe-se um novo código para símbolos, que será apresentado como uma nova alternativa ao Reed-Solomon, por superá-lo, tanto em tempo de codificação, como área para ser implementado. Assim, este trabalho prova que, com o avanço dos recursos de prototipação e desenvolvimento de tecnologias VLSI, e com a descrição em hardware do código na sua formulação algébrica original, obtém-se um sistema com impressionante desempenho, resultante da mudança de paradigma, baseado até o momento em processamento seqüencial polinomial, para um novo paradigma de paralelismo de hardware, executando o modelo algébrico do código. | por |
dc.description.provenance | Made available in DSpace on 2015-04-14T13:56:40Z (GMT). No. of bitstreams: 1 395854.pdf: 149991 bytes, checksum: 6415bcb468ede2e6d221f3cc0e1c7dda (MD5) Previous issue date: 2007-03-23 | eng |
dc.format | application/pdf | por |
dc.thumbnail.url | http://tede2.pucrs.br:80/tede2/retrieve/11974/395854.pdf.jpg | * |
dc.language | por | por |
dc.publisher | Pontifícia Universidade Católica do Rio Grande do Sul | por |
dc.publisher.department | Faculdade de Engenharia | por |
dc.publisher.country | BR | por |
dc.publisher.initials | PUCRS | por |
dc.publisher.program | Programa de Pós-Graduação em Engenharia Elétrica | por |
dc.rights | Acesso Aberto | por |
dc.subject | INFORMÁTICA | por |
dc.subject | FPGA | por |
dc.subject | CIRCUITOS INTEGRADOS - INTEGRAÇÃO EM ESCALA MUITO AMPLA | por |
dc.subject.cnpq | CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA | por |
dc.title | Estudo e desenvolvimento em hardware de códigos corretores de erros | por |
dc.type | Dissertação | por |
Aparece nas coleções: | Programa de Pós-Graduação em Engenharia Elétrica |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
395854.pdf | Texto Parcial | 146,48 kB | Adobe PDF | Baixar/Abrir Pré-Visualizar |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.