1. TEDE PUCRS
  2. Teses e Dissertações dos Programas de Pós-Graduação da PUCRS
  3. Programa de Pós-Graduação em Engenharia Elétrica
Exportar este item: EndNote BibTex

Use este identificador para citar ou linkar para este item: https://tede2.pucrs.br/tede2/handle/tede/3094
Registro completo de metadados
Campo DCValorIdioma
dc.creatorCargnini, Luís Vitório-
dc.creator.Latteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4775785A3por
dc.contributor.advisor1Fagundes, Rubem Dutra Ribeiro-
dc.contributor.advisor1Latteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4790525Y9por
dc.date.accessioned2015-04-14T13:56:40Z-
dc.date.available2007-10-22-
dc.date.issued2007-03-23-
dc.identifier.citationCARGNINI, Luís Vitório. Estudo e desenvolvimento em hardware de códigos corretores de erros. 2007. 8 f. Dissertação (Mestrado em Engenharia Elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2007.por
dc.identifier.urihttp://tede2.pucrs.br/tede2/handle/tede/3094-
dc.description.resumoNeste trabalho foram desenvolvidos códigos corretores de erros, como Base-Chaudhuri-Hocquenghem (BCH) e o Reed-Solomon (RS). Os codificadores BCH foram implementados diretamente de suas abordagens algébricas, empregando como ferramenta uma linguagem de descrição de hardware (VHDL), bem como a implementação de um protótipo utilizando Field Programable Gate Arrays (FPGA). Os resultados obtidos demonstraram claramente que o desempenho destes algoritmos de codificação aumentam consideravelmente, tanto no aspecto de velocidade de execução, quanto a área ocupada do dispositivo FPGA. O sucesso deste trabalho não está na implementação em FPGA destes codificadores, uma vez que existem no mercado e na academia várias realizações similares, mas no fato de empregar como abordagem de implementação e desenvolvimento dos codificadores a formulação algébrica original, isto é, sem o emprego de algoritmos iterativos usuais (seqüenciais) na implementação do BCH. Não obstante, com os resultados do BCH algébrico propõe-se um novo código para símbolos, que será apresentado como uma nova alternativa ao Reed-Solomon, por superá-lo, tanto em tempo de codificação, como área para ser implementado. Assim, este trabalho prova que, com o avanço dos recursos de prototipação e desenvolvimento de tecnologias VLSI, e com a descrição em hardware do código na sua formulação algébrica original, obtém-se um sistema com impressionante desempenho, resultante da mudança de paradigma, baseado até o momento em processamento seqüencial polinomial, para um novo paradigma de paralelismo de hardware, executando o modelo algébrico do código.por
dc.description.provenanceMade available in DSpace on 2015-04-14T13:56:40Z (GMT). No. of bitstreams: 1 395854.pdf: 149991 bytes, checksum: 6415bcb468ede2e6d221f3cc0e1c7dda (MD5) Previous issue date: 2007-03-23eng
dc.formatapplication/pdfpor
dc.thumbnail.urlhttp://tede2.pucrs.br:80/tede2/retrieve/11974/395854.pdf.jpg*
dc.languageporpor
dc.publisherPontifícia Universidade Católica do Rio Grande do Sulpor
dc.publisher.departmentFaculdade de Engenhariapor
dc.publisher.countryBRpor
dc.publisher.initialsPUCRSpor
dc.publisher.programPrograma de Pós-Graduação em Engenharia Elétricapor
dc.rightsAcesso Abertopor
dc.subjectINFORMÁTICApor
dc.subjectFPGApor
dc.subjectCIRCUITOS INTEGRADOS - INTEGRAÇÃO EM ESCALA MUITO AMPLApor
dc.subject.cnpqCNPQ::ENGENHARIAS::ENGENHARIA ELETRICApor
dc.titleEstudo e desenvolvimento em hardware de códigos corretores de errospor
dc.typeDissertaçãopor
Aparece nas coleções:Programa de Pós-Graduação em Engenharia Elétrica

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
395854.pdfTexto Parcial146,48 kBAdobe PDFThumbnail

Baixar/Abrir Pré-Visualizar
Mostrar registro simples do item Recomendar este item Visualizar estatísticas


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.