1. TEDE PUCRS
  2. Teses e Dissertações dos Programas de Pós-Graduação da PUCRS
  3. Programa de Pós-Graduação em Engenharia Elétrica
Exportar este item: EndNote BibTex

Use este identificador para citar ou linkar para este item: https://tede2.pucrs.br/tede2/handle/tede/3036
Registro completo de metadados
Campo DCValorIdioma
dc.creatorDias, Marcelo Mallmann-
dc.creator.Latteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4227174Z9por
dc.contributor.advisor1Vargas, Fabian Luis-
dc.contributor.advisor1Latteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4788515U8por
dc.date.accessioned2015-04-14T13:56:21Z-
dc.date.available2011-10-24-
dc.date.issued2009-08-31-
dc.identifier.citationDIAS, Marcelo Mallmann. Plataforma para injeção de falhas em System-on-Chip (SOC). 2009. 98 f. Dissertação (Mestrado em Engenharia Elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2009.por
dc.identifier.urihttp://tede2.pucrs.br/tede2/handle/tede/3036-
dc.description.resumoO aumento do número de sistemas computacionais embarcados sendo utilizados em diversos segmentos de nossa sociedade, de simples bens de consumo até aplicações críticas, intensificou o desenvolvimento de novas metodologias de teste e técnicas de tolerância a falhas capazes de garantir o grau de confiabilidade esperado os mesmos. A injeção de falhas representa uma solução extremamente eficaz de avaliar metodologias de teste e técnicas de tolerância a falhas presentes em circuitos integrados complexos, tais como Systems-on-Chip (SoCs). Este trabalho propõe uma nova plataforma de injeção de falhas que combina conceitos relacionados a técnicas de injeção de falhas baseadas em hardware e em simulação. Esta nova plataforma proposta é capaz de injetar diferentes tipos de falhas nos barramentos presentes em diversos componentes funcionais de um SoC descrito em VHDL. O uso de sabotadores controlados por um gerenciador de injeção de falhas instanciado no mesmo FPGA que o sistema a ser avaliado é capaz de prover uma alta controlabilidade aliada a baixa intrusividade e uma grande gama de modelos de falhas. Além disso, é importante salientar que a plataforma proposta representa uma solução fácil no que diz respeito à configuração e automação de experimentos de injeção de falhas.por
dc.description.provenanceMade available in DSpace on 2015-04-14T13:56:21Z (GMT). No. of bitstreams: 1 434259.pdf: 861644 bytes, checksum: a1d7d01d86f05de127324b3bd5e5c832 (MD5) Previous issue date: 2009-08-31eng
dc.formatapplication/pdfpor
dc.thumbnail.urlhttp://tede2.pucrs.br:80/tede2/retrieve/11445/434259.pdf.jpg*
dc.languageporpor
dc.publisherPontifícia Universidade Católica do Rio Grande do Sulpor
dc.publisher.departmentFaculdade de Engenhariapor
dc.publisher.countryBRpor
dc.publisher.initialsPUCRSpor
dc.publisher.programPrograma de Pós-Graduação em Engenharia Elétricapor
dc.rightsAcesso Abertopor
dc.subjectENGENHARIA ELÉTRICApor
dc.subjectCIRCUITOS INTEGRADOSpor
dc.subjectSISTEMAS (COMPUTAÇÃO)por
dc.subjectTOLERÂNCIA A FALHAS (INFORMÁTICA)HARDWAREpor
dc.subject.cnpqCNPQ::ENGENHARIAS::ENGENHARIA ELETRICApor
dc.titlePlataforma para injeção de falhas em System-on-Chip (SOC)por
dc.typeDissertaçãopor
Aparece nas coleções:Programa de Pós-Graduação em Engenharia Elétrica

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
434259.pdfTexto Completo841,45 kBAdobe PDFThumbnail

Baixar/Abrir Pré-Visualizar
Mostrar registro simples do item Recomendar este item Visualizar estatísticas


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.