Compartilhe o registro |
|
Use este identificador para citar ou linkar para este item:
https://tede2.pucrs.br/tede2/handle/tede/3020
Registro completo de metadados
Campo DC | Valor | Idioma |
---|---|---|
dc.creator | Tarrillo Olano, Jimmy Fernando | - |
dc.creator.Lattes | http://lattes.cnpq.br/9605201254051004 | por |
dc.contributor.advisor1 | Vargas, Fabian Luis | - |
dc.contributor.advisor1Lattes | http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4788515U8 | por |
dc.date.accessioned | 2015-04-14T13:56:16Z | - |
dc.date.available | 2009-11-03 | - |
dc.date.issued | 2009-03-31 | - |
dc.identifier.uri | http://tede2.pucrs.br/tede2/handle/tede/3020 | - |
dc.description.resumo | O desenvolvimento de aplicações críticas de tempo real tolerantes a falhas representa um grande desafio para engenheiros e pesquisadores, visto que uma falha pode gerar efeitos catastróficos para o sistema, ocasionando grandes perdas financeiras e/ou de vidas humanas. Este tipo de sistema comumente utiliza processadores embarcados que processam dados de entrada e geram um determinado número de saídas de acordo com as especificações do mesmo. Entretanto, devido à alta complexidade dos sistemas embarcados de tempo real, é cada vez mais freqüente o uso de um sistema operacional com o objetivo de simplificar o projeto do mesmo. Basicamente, o sistema operacional de tempo real (real-time operating system - RTOS) funciona como uma interface entre o hardware e o software. Contudo, sistemas embarcados de tempo real podem ser afetados por falhas transientes. Estas falhas podem degradar tanto o funcionamento da aplicação quanto o do próprio sistema operacional embarcado. Em sistemas embarcados de tempo real, estas falhas podem afetar não somente as saídas produzidas durante a execução da aplicação, mas também as restrições de tempo associadas às tarefas executadas pelo sistema operacional. Neste contexto, o presente trabalho propõe uma nova técnica baseada em hardware capaz de aumentar a robustez de sistemas embarcados de tempo real. A técnica proposta é baseada na implementação de um Infrastructure IP core (I-IP) denominado Escalonador- HW, que monitora a execução das tarefas e verifica se as mesmas estão de acordo com as restrições de tempo e seqüência de execução especificadas. Para validar a técnica proposta, foi desenvolvido um estudo-de-caso baseado em um microprocessador pipeline e um kernel de RTOS, além de um conjunto de benchmarks capazes de exercitar diferentes serviços oferecidos pelo sistema operacional embarcado. Este estudo-de-caso foi mapeado em um dispositivo programável lógico (FPGA). Experimentos de injeção de falhas por Software e Hardware foram realizados para validar a capacidade de detecção de falhas e estimar os overheads introduzidos pela técnica. Os resultados demonstram que a latência de detecção de falhas é menor que a latência de detecção por parte do RTOS, sendo a cobertura de detecção do Escalonador-HW maior que à RTOS. Por ultimo, o overhead introduzido representa aproximadamente 6% do processador Plasma. | por |
dc.description.provenance | Made available in DSpace on 2015-04-14T13:56:16Z (GMT). No. of bitstreams: 1 417996.pdf: 4174866 bytes, checksum: 4a179b07ca438054c69ef666401f47d5 (MD5) Previous issue date: 2009-03-31 | eng |
dc.format | application/pdf | por |
dc.thumbnail.url | http://tede2.pucrs.br:80/tede2/retrieve/11257/417996.pdf.jpg | * |
dc.language | por | por |
dc.publisher | Pontifícia Universidade Católica do Rio Grande do Sul | por |
dc.publisher.department | Faculdade de Engenharia | por |
dc.publisher.country | BR | por |
dc.publisher.initials | PUCRS | por |
dc.publisher.program | Programa de Pós-Graduação em Engenharia Elétrica | por |
dc.rights | Acesso Aberto | por |
dc.subject | SISTEMAS ELETRÔNICOS | por |
dc.subject | CIRCUITOS INTEGRADOS | por |
dc.subject | TOLERÂNCIA A FALHAS (COMPUTAÇÃO) | por |
dc.subject | HARDWARE | por |
dc.subject | SOFTWARE | por |
dc.subject | SISTEMAS (COMPUTAÇÃO) | por |
dc.subject | PROCESSAMENTO EM TEMPO REAL | por |
dc.subject.cnpq | CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA | por |
dc.title | Escalonador em hardware para deteção de falhas em sistemas embarcados de tempo real | por |
dc.type | Dissertação | por |
Aparece nas coleções: | Programa de Pós-Graduação em Engenharia Elétrica |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
417996.pdf | Texto Completo | 4,08 MB | Adobe PDF | Baixar/Abrir Pré-Visualizar |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.