%0 Thesis
%T Um processo de geração automática de código paralelo para arquiteturas híbridas com afinidade de memória
%U http://tede2.pucrs.br/tede2/handle/tede/7390
%I Pontifícia Universidade Católica do Rio Grande do Sul