@MASTERSTHESIS{ 2014:604814171,
 	title = {Desenvolvimento de um I-IP para o monitoramento da atividade do sistema operacional em processadores multin?cleos},
 	year = {2014},
 	url = "http://tede2.pucrs.br/tede2/handle/tede/3064",
 	abstract = "O uso de sistemas operacionais de tempo real (Real-Time Operating Systems, RTOS), tornou-se uma solu??o atrativa para o projeto de sistemas embarcados cr?ticos de tempo real. Ao mesmo tempo, observamos com entusiasmo o amplo uso de proces-sadores multicores em uma lista intermin?vel de nossas aplica??es di?rias. ? tamb?m um acordo comum a crescente press?o do mercado para reduzir o consumo de energia em que estes sistemas port?teis embarcados necessitam para operar. A principal conse-qu?ncia ? que estes sistemas est?o se tornando cada vez mais suscet?veis ? falhas transi-entes originadas por um amplo espectro de fontes de ru?dos como Interfer?ncia Eletro-magn?tica (Electromagnetic Interference, EMI) conduzida e irradiada e radia??o ioni-zante (single-event transient: SET e total-ionizing dose: TID). Portanto, a confiabilidade destes sistemas ? degradada. Nesta disserta??o, discute-se o desenvolvimento e valida-??o de um I-IP (Infrastructure-Intellectual Property) capaz de monitorar a atividade do RTOS em um processador multicore. O objetivo final ? detectar falhas que corrompem o processo de escalonamento de tarefas em sistema sistemas embarcados baseados em RTOS preemptivos. Como exemplo destas falhas podem ser aquelas que impedem o processador de atender uma interrup??o de alta prioridade, tarefas alocadas para serem executadas por um determinado n?cleo, mas que s?o executadas por outro n?cleo, ou at? a execu??o de tarefas de baixa prioridade enquanto houver tarefas de alta prioridade na lista de tarefas prontas atualizada dinamicamente pelo RTOS. Este I-IP, chamado RTOS Watchdog, foi descrito em VHDL e ? conectado ao Barramento de Endere?os da CPU em cada n?cleo do processador. O RTOS Watchdog possui uma interface parame-triz?vel de modo a facilitar a adapta??o a qualquer processador. Um estudo de caso baseado em um processador multicore executando diferen-tes benchmarks sob o controle de um RTOS preemptivo t?pico foi desenvolvido. O es-tudo de caso foi prototipado em uma FPGA Xilinx Virtex4 montada em uma plataforma dedicada (placa mais software de controle) totalmente desenvolvida no Grupo Compu-ting Signals & Systems (SiSC) [1] da Pontif?cia Universidade Cat?lica do Rio Grande do Sul (PUCRS). Para a valida??o, todo o sistema foi exposto aos efeitos combinados de EMI e TID. Estes experimentos foram realizados em diversos passos, parte deles foram realizados na PUCRS, Brasil e parte no Instituto Nacional de Tecnologia Industrial (INTI) e Centro At?mico, ambos na cidade de Buenos Aires, Argentina. Os resultados demonstram que a abordagem proposta fornece uma maior cobertura de falhas e lat?ncia de falhas reduzida quando comparados aos mecanismos de detec??o de falhas nativos embarcados no kernel do RTOS.",
 	publisher = {Pontif?cia Universidade Cat?lica do Rio Grande do Sul},
 	scholl = {Programa de P?s-Gradua??o em Engenharia El?trica},
 	note = {Faculdade de Engenharia}
}