%0 Thesis
%T Desenvolvimento de uma metodologia de inje??o de falhas de atraso baseada em FPGA
%U http://tede2.pucrs.br/tede2/handle/tede/3057
%I Pontif?cia Universidade Cat?lica do Rio Grande do Sul