@MASTERSTHESIS{ 2015:801421358,
 	title = {Hardware-based approach to support mixed-critical workload execution in multicore processors},
 	year = {2015},
 	url = "http://tede2.pucrs.br/tede2/handle/tede/6641",
 	abstract = "O uso de processadores multicore em sistemas embarcados em tempo real de prop?sito
 geral tem experimentado um enorme aumento nos ?ltimos anos. Infelizmente, aplica??es
 cr?ticas n?o se beneficiam deste tipo de processadores como se poderia esperar. O principal
 obst?culo ? que n?o podemos prever e fornecer qualquer garantia sobre as propriedades
 em tempo real do software em execu??o nessas plataformas. O barramento de mem?ria
 compartilhada est? entre os recursos mais cr?ticos, que degrada severamente a previsibilidade
 temporal do software multicore devido ? conten??o de acesso entre os n?cleos.
 Para combater este problema, apresentamos neste trabalho uma nova abordagem que suporta
 a execu??o de carga de trabalho de criticidade mista em um sistema embarcado
 baseado em processadores multicore. Permitindo que qualquer n?mero de n?cleos execute
 tarefas menos cr?ticas concorrentemente com o n?cleo cr?tico que executa a tarefa cr?tica.
 A abordagem baseia-se na utiliza??o de um Hard Deadline Enforcer (HDE) implementado
 em hardware, que permite a execu??o de qualquer n?mero de n?cleos (executando
 cargas de trabalho menos cr?ticas) simultaneamente com o n?cleo cr?tico (executando a
 carga cr?tica). A partir do melhor de nosso conhecimento, em compara??o com as t?cnicas
 existentes, a abordagem proposta permite a explora??o do desempenho m?ximo oferecido
 por um sistema multicore, garantindo a escalonabilidade da tarefa cr?tica. Al?m disso, a
 abordagem proposta apresenta a mesma complexidade de projeto, como qualquer outra
 abordagem dedicada a an?lise temporal para processadores de n?cleo ?nico, n?o importando
 o n?mero de n?cleos que s?o utilizados no sistema incorporado ao design. Caso
 t?cnicas atuais fossem utilizadas, a complexidade do projeto para an?lise temporal de
 sistemas de m?ltiplos n?cleos aumentaria dramaticamente conforme o aumento do n?mero
 de n?cleos do sistema embarcado. Foi implementado um estudo de caso baseado em
 uma vers?o dual-core do processador LEON3 para demonstrar a aplicabilidade e assertividade
 da abordagem. V?rios c?digos de aplica??es cr?ticas foram compilados para este
 processador, que foi mapeado na FPGA Spartan 3E da Xilinx. Resultados experimentais
 demonstram que a abordagem proposta ? muito eficaz na obten??o da alta performance
 do sistema respeitando o deadline da tarefa cr?tica.",
 	publisher = {Pontif?cia Universidade Cat?lica do Rio Grande do Sul},
 	scholl = {Programa de P?s-Gradua??o em Engenharia El?trica},
 	note = {Faculdade de Engenharia}
}