@MASTERSTHESIS{ 2016:1926793297,
 	title = {Analysis of voltage scaling effects in the design of resilient circuits},
 	year = {2016},
 	url = "http://tede2.pucrs.br/tede2/handle/tede/6615",
 	abstract = "Embora o avan?o da tecnologia de semicondutores permita a fabrica??o de dispositivos
 com atrasos de propaga??o reduzidos, potencialmente habilitando o aumento da
 frequ?ncia de opera??o, as varia??es em processos de fabrica??o modernos crescem de
 forma muito agressiva. Para lidar com este problema, significativas margens de atraso devem
 ser adicionadas ao per?odo de sinais de rel?gio, limitando os ganhos em desempenho
 e a efici?ncia energ?tica do circuito. Entre as diversas t?cnicas exploradas nas ?ltimas d?cadas
 para amenizar esta dificuldade, tr?s se destacam como relevantes e promissoras,
 isoladas ou combinadas: a redu??o da tens?o de alimenta??o, o uso de projeto ass?ncrono
 e arquiteturas resilientes. Este trabalho investiga como a redu??o de tens?o de alimenta??o
 afeta os atrasos de caminhos em circuitos digitais, e produz tr?s contribui??es originais. A
 primeira ? a defini??o uma t?cnica para garantir que circuitos sintetizados com um conjunto
 reduzido de c?lulas atinjam resultados comparaveis aos da biblioteca completa, mantendo
 a sua funcionalidade mesmo quando alimentados por tens?es reduzidas. A segunda ? a
 composi??o de um m?todo para estender o suporte a n?veis de tens?o de alimenta??o para
 bibliotecas de c?lulas padr?o providas por fabicantes de CIs, atrav?s de novas t?cnicas de
 caracteriza??o de bibliotecas. A terceira ? a an?lise dos efeitos do escalamento de tens?o
 no projeto de circuitos resilientes, considerando tens?es de alimenta??o superiores e
 inferiores ? tens?o de limiar dos transistores.",
 	publisher = {Pontif?cia Universidade Cat?lica do Rio Grande do Sul},
 	scholl = {Programa de P?s-Gradua??o em Ci?ncia da Computa??o},
 	note = {Faculdade de Inform?tica}
}