@MASTERSTHESIS{ 2013:867272396,
 	title = {Modelagem e projeto de um gerador de rel?gio local baseado em DCO para MPSoCs GALS},
 	year = {2013},
 	url = "http://tede2.pucrs.br/tede2/handle/tede/5243",
 	abstract = "Atualmente, o uso de sistemas multiprocessados em chip (do ingl?s Multiprocessor System-on- Chip ou MPSoCs) s?o uma tend?ncia na ind?stria eletr?nica. Integram-se n?meros crescentes de processadores e outros m?dulos de propriedade intelectual (do ingl?s Intellectual Property Cores ou IPs), o que habilita processamento paralelo maci?o, e permite o aumento de desempenho de dispositivos. Esta tend?ncia pela utiliza??o de MPSoCs ? movida entre outros fatores pelos avan?os nas pesquisas em redes intrachip, devido ? maior escalabilidade destas, se comparadas a outras arquiteturas de interconex?o. Por outro lado, h? uma crescente demanda por dispositivos port?teis, com competi??o acirrada por fatias nos mercados de smartphones, tablets e ultrabooks, entre outros equipamentos. Contudo, o aumento do desempenho nestes dispositivos leva necessariamente a um maior consumo de energia. Este consumo elevado ? um problema s?rio, pois plataformas port?teis atualmente disp?em de quantidade limitada de energia prontamente dispon?vel. Assim, a pesquisa de t?cnicas de projeto com foco na economia de energia ? necess?ria, visto que a evolu??o da capacidade de fontes de energia n?o acompanha o progresso de dispositivos eletr?nicos no mesmo passo. Dado que parte significativa da energia consumida em circuitos s?ncronos reside na gera??o, distribui??o e manuten??o do sinal de rel?gio, este trabalho baseia-se no uso de t?cnicas de projeto que prescindem do uso de um rel?gio global. Uma op??o consiste em dividir um sistema eletr?nico complexo em um conjunto de m?dulos s?ncronos que se comunicam assincronamente, no que se denomina sistemas globalmente ass?ncronos e localmente s?ncronos (do ingl?s Globally Asynchronous Locally Synchronous ou GALS). Esta disserta??o descreve a proposta e o projeto detalhado de um circuito gerador de rel?gio local, que permite produzir e controlar a frequ?ncia de opera??o de cada m?dulo processador de um sistema GALS, os chamados elementos de processamento (em ingl?s Processing Elements ou PEs). Este gerador disponibiliza um mecanismo para altera??o din?mica de frequ?ncia (em ingl?s Dynamic Frequency Scaling ou DFS), que o torna capaz de economizar energia atrav?s da elimina??o de ?rvores globais de distribui??o de rel?gio e da redu??o localizada da frequ?ncia em m?dulos com pouca demanda computacional instant?nea. O gerador foi projetado em tecnologia 65 nm da STMicroelectronics. Resultados de avalia??es preliminares mostram que o circuito proposto dissipa uma pot?ncia est?tica de apenas 0,058 μW e uma pot?ncia din?mica m?dia de apenas 159 μW. A ?rea ocupada pelo circuito de controle do gerador ? de 0,0024 mm2. Esta sobrecarga de ?rea representa menos de 5% da ?rea de um roteador de rede intrachip minimalista. Tais resultados indicam a factibilidade de uso do gerador proposto em m?dulos relativamente pequenos de MPSoCs. Assim, o trabalho contribui sobretudo para consolidar a viabilidade de sistemas GALS.",
 	publisher = {Pontif?cia Universidade Cat?lica do Rio Grande do Sul},
 	scholl = {Programa de P?s-Gradua??o em Ci?ncia da Computa??o},
 	note = {Faculdade de Inform?ca}
}