@MASTERSTHESIS{ 2012:1295026918,
 	title = {Reduction of energy consumption in MPSOCS through a dynamic frequency scaling technique},
 	year = {2012},
 	url = "http://tede2.pucrs.br/tede2/handle/tede/5180",
 	abstract = "MPSoCs baseados em NoC t?m sido empregados em sistemas embarcados devido ao seu alto desempenho, atingido atrav?s do uso de m?ltiplos elementos de processamento (PEs). Entretanto, a especifica??o da funcionalidade, agregada a especifica??o de requisitos de consumo de energia em aplica??es m?veis, pode comprometer o processo de projeto em termos de tempo e/ou custo. Dessa forma, a utiliza??o de t?cnicas para gerenciamento de consumo de energia ? essencial. Al?m disso, aplica??es que possuam carga de trabalho din?mica podem realizar esse gerenciamento dinamicamente. A utiliza??o de t?cnicas para escalonamento din?mico de tens?o e frequ?ncia (DVFS) mostrou-se adequada para a redu??o do consumo de energia em sistemas computacionais. No entanto, devido ? evolu??o da tecnologia, a varia??o m?nima de tens?o ? menor, e o tempo de resposta elevado dos m?todos de DVFS pode tornar esta t?cnica inadequada em tecnologias DSM (deep sub-micron). Como alternativa, a utiliza??o de t?cnicas para escalonamento din?mico de frequ?ncia (DFS) pode prover uma boa rela??o custo-benef?cio entre economia e consumo de energia. O presente trabalho apresenta um esquema de escalonamento din?mico de frequ?ncia distribu?do auto-adapt?vel para MPSoCs baseados em NoC. Ambos os elementos do MPSoC (NoC e PEs) possuem um esquema espec?fico. O esquema para os PEs leva em considera??o as cargas de computa??o e comunica??o do mesmo. Na NoC, o esquema ? controlado atrav?s de informa??es provenientes do pacote que trafega na rede e da atividade do roteador. Al?m disso, um m?dulo para gera??o local de rel?gio ? apresentado, o qual ? respons?vel por prover o sinal de rel?gio para PEs e roteadores da NoC. O esquema de gera??o do sinal de rel?gio ? simples, baseado em roubo de ciclo de um sinal de rel?gio global. Este ainda fornece uma ampla variedade de frequ?ncias, induz baixo custo adicional de ?rea e consumo e responde rapidamente a uma nova configura??o. Para avaliar o esquema proposto, aplica??es sint?ticas e reais foram simuladas. Os resultados mostram que a redu??o no n?mero de instru??es executadas ? de at? 65% (28% em m?dia), com um custo adicional de no m?ximo 14% no tempo de execu??o (9% em m?dia). Em rela??o ? dissipa??o de pot?ncia, os resultados mostram que a redu??o ? de at? 52% nos PEs (23% em m?dia) e de at? 76% na NoC (71% em m?dia). O overhead de consumo apresentado pelo esquema dos PEs ? de 3% e pelo esquema da NoC ? de 10%",
 	publisher = {Pontif?cia Universidade Cat?lica do Rio Grande do Sul},
 	scholl = {Programa de P?s-Gradua??o em Ci?ncia da Computa??o},
 	note = {Faculdade de Inform?ca}
}