@MASTERSTHESIS{ 2008:1463134731,
 	title = {Estrat?gias para otimiza??o de desempenho em redes intra-chip : implementa??o e avalia??o sobre as redes Hermes},
 	year = {2008},
 	url = "http://tede2.pucrs.br/tede2/handle/tede/5027",
 	abstract = "Os ganhos de desempenho proporcionados pelas arquiteturas paralelas n?o est?o relacionados somente ao poder computacional dos v?rios elementos de processamento. A arquitetura de interconex?o, respons?vel pela intercomunica??o dos elementos de processamento, tem um papel relevante no desempenho geral do sistema. Redes intra-chip (NoCs) podem ser vistas como a principal arquitetura de interconex?o respons?vel pelo futuro das tecnologias multiprocessadas, as quais est?o rapidamente prevalecendo em SoCs. Atualmente, existem in?meros projetos de NoCs dispon?veis, os quais focam diferentes aspectos desse tipo de arquitetura de interconex?o. Alguns aspectos relevantes considerados durante o projeto de NoCs s?o a capacidade de atingir QoS (Quality-of-Service), a redu??o de lat?ncia, a redu??o do consumo de energia e o mapeamento de aplica??es. Este trabalho prop?em diversos mecanismos para otimizar o desempenho das NoCs, contribuindo para que elas tornem-se a arquitetura de interconex?o prevalente em SoCs multiprocessados modernos. Os mecanismos propostos abrangem diferentes aspectos relativos ? otimiza??o de desempenho como lat?ncia, vaz?o, conten??o e tempo total para a transmiss?o de conjuntos de pacotes. As avalia??es realizadas apresentam ganhos de desempenho relativos a todos mecanismos propostos, comprovando a efici?ncia dos mesmos.",
 	publisher = {Pontif?cia Universidade Cat?lica do Rio Grande do Sul},
 	scholl = {Programa de P?s-Gradua??o em Ci?ncia da Computa??o},
 	note = {Faculdade de Inform?ca}
}