@MASTERSTHESIS{ 2007:1767728135,
 	title = {Estudo e desenvolvimento em hardware de c?digos corretores de erros},
 	year = {2007},
 	url = "http://tede2.pucrs.br/tede2/handle/tede/3094",
 	abstract = "Neste trabalho foram desenvolvidos c?digos corretores de erros, como Base-Chaudhuri-Hocquenghem (BCH) e o Reed-Solomon (RS). Os codificadores BCH foram implementados diretamente de suas abordagens alg?bricas, empregando como ferramenta uma linguagem de descri??o de hardware (VHDL), bem como a implementa??o de um prot?tipo utilizando Field Programable Gate Arrays (FPGA). Os resultados obtidos demonstraram claramente que o desempenho destes algoritmos de codifica??o aumentam consideravelmente, tanto no aspecto de velocidade de execu??o, quanto a ?rea ocupada do dispositivo FPGA. O sucesso deste trabalho n?o est? na implementa??o em FPGA destes codificadores, uma vez que existem no mercado e na academia v?rias realiza??es similares, mas no fato de empregar como abordagem de implementa??o e desenvolvimento dos codificadores a formula??o alg?brica original, isto ?, sem o emprego de algoritmos iterativos usuais (seq?enciais) na implementa??o do BCH. N?o obstante, com os resultados do BCH alg?brico prop?e-se um novo c?digo para s?mbolos, que ser? apresentado como uma nova alternativa ao Reed-Solomon, por super?-lo, tanto em tempo de codifica??o, como ?rea para ser implementado. Assim, este trabalho prova que, com o avan?o dos recursos de prototipa??o e desenvolvimento de tecnologias VLSI, e com a descri??o em hardware do c?digo na sua formula??o alg?brica original, obt?m-se um sistema com impressionante desempenho, resultante da mudan?a de paradigma, baseado at? o momento em processamento seq?encial polinomial, para um novo paradigma de paralelismo de hardware, executando o modelo alg?brico do c?digo.",
 	publisher = {Pontif?cia Universidade Cat?lica do Rio Grande do Sul},
 	scholl = {Programa de P?s-Gradua??o em Engenharia El?trica},
 	note = {Faculdade de Engenharia}
}