@MASTERSTHESIS{ 2013:736555372,
 	title = {Desenvolvimento de uma metodologia de inje??o de falhas de atraso baseada em FPGA},
 	year = {2013},
 	url = "http://tede2.pucrs.br/tede2/handle/tede/3057",
 	abstract = "Com a evolu??o da tecnologia CMOS, a densidade e a proximidade entre as linhas de roteamento dos Circuitos Integrados (CIs) foram incrementadas substancialmente nos ?ltimos anos. Pequenas varia??es no processo de fabrica??o, como liga??es indesejadas entre trilhas adjacentes e varia??es no limiar de tens?o dos transistores devido a altera??es no processo de litografia podem causar um comportamento an?malo no CI. Assim, o desenvolvimento de novas metodologias de teste capazes de proverem uma elevada capacidade de detec??o de falhas, oriundas a partir dos mais variados tipos de defeitos de manufatura tornaram-se essenciais nos dias de hoje. Especificamente diante de CIs fabricados a partir de tecnologias abaixo de 65nm, torna-se fundamental o uso de metodologias de teste que visam a detec??o de falhas de atraso, pois as varia??es no processo de produ??o n?o manifestam uma altera??o l?gica no comportamento do circuito resultante, e sim uma altera??o na temporiza??o do circuito. Neste contexto, esta disserta??o de mestrado prop?e o desenvolvimento de uma metodologia de inje??o de falhas de atraso com a finalidade de extrair a cobertura de falhas e analisar a efici?ncia de metodologias de teste desenvolvidas para CIs complexos. A metodologia proposta visa nortear a inser??o de falhas de atraso em pontos espec?ficos do CI. Esses pontos de inser??o s?o resultados do estudo de varia??es probabil?stica do processo de fabrica??o de CIs em larga escala e podem ser utilizados na modelagem de falhas de atraso decorrentes dessas varia??es. Atrav?s da especifica??o, implementa??o, valida??o e avalia??o de uma ferramenta de emula??o em Field Programmable Gate Array (FPGA), ser? poss?vel avaliar a robustez de sistemas integrados complexos frente a falhas de atraso, extrair a cobertura de falhas e avaliar a efici?ncia tanto de metodologias de teste quanto de t?cnicas de toler?ncia a falhas.",
 	publisher = {Pontif?cia Universidade Cat?lica do Rio Grande do Sul},
 	scholl = {Programa de P?s-Gradua??o em Engenharia El?trica},
 	note = {Faculdade de Engenharia}
}