1. TEDE PUCRS
  2. Teses e Dissertações dos Programas de Pós-Graduação da PUCRS
  3. Programa de Pós-Graduação em Ciência da Computação
Exportar este item: EndNote BibTex

Use este identificador para citar ou linkar para este item: https://tede2.pucrs.br/tede2/handle/tede/5027
Registro completo de metadados
Campo DCValorIdioma
dc.creatorCarara, Everton Alceu-
dc.creator.Latteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4731784J3por
dc.contributor.advisor1Moraes, Fernando Gehm-
dc.contributor.advisor1Latteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4782943Z2por
dc.date.accessioned2015-04-14T14:49:01Z-
dc.date.available2008-10-21-
dc.date.issued2008-01-10-
dc.identifier.citationCARARA, Everton Alceu. Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes. 2008. 94 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2008.por
dc.identifier.urihttp://tede2.pucrs.br/tede2/handle/tede/5027-
dc.description.resumoOs ganhos de desempenho proporcionados pelas arquiteturas paralelas não estão relacionados somente ao poder computacional dos vários elementos de processamento. A arquitetura de interconexão, responsável pela intercomunicação dos elementos de processamento, tem um papel relevante no desempenho geral do sistema. Redes intra-chip (NoCs) podem ser vistas como a principal arquitetura de interconexão responsável pelo futuro das tecnologias multiprocessadas, as quais estão rapidamente prevalecendo em SoCs. Atualmente, existem inúmeros projetos de NoCs disponíveis, os quais focam diferentes aspectos desse tipo de arquitetura de interconexão. Alguns aspectos relevantes considerados durante o projeto de NoCs são a capacidade de atingir QoS (Quality-of-Service), a redução de latência, a redução do consumo de energia e o mapeamento de aplicações. Este trabalho propõem diversos mecanismos para otimizar o desempenho das NoCs, contribuindo para que elas tornem-se a arquitetura de interconexão prevalente em SoCs multiprocessados modernos. Os mecanismos propostos abrangem diferentes aspectos relativos à otimização de desempenho como latência, vazão, contenção e tempo total para a transmissão de conjuntos de pacotes. As avaliações realizadas apresentam ganhos de desempenho relativos a todos mecanismos propostos, comprovando a eficiência dos mesmos.por
dc.description.provenanceMade available in DSpace on 2015-04-14T14:49:01Z (GMT). No. of bitstreams: 1 406062.pdf: 2385085 bytes, checksum: 62d70d388418da7e6c2bcbc8ef6285b8 (MD5) Previous issue date: 2008-01-10eng
dc.formatapplication/pdfpor
dc.thumbnail.urlhttp://tede2.pucrs.br:80/tede2/retrieve/13762/406062.pdf.jpg*
dc.languageporpor
dc.publisherPontifícia Universidade Católica do Rio Grande do Sulpor
dc.publisher.departmentFaculdade de Informácapor
dc.publisher.countryBRpor
dc.publisher.initialsPUCRSpor
dc.publisher.programPrograma de Pós-Graduação em Ciência da Computaçãopor
dc.rightsAcesso Abertopor
dc.subjectINFORMÁTICApor
dc.subjectARQUITETURA DE REDESpor
dc.subjectCOMUNICAÇÃO DE DADOSpor
dc.subjectROTEAMENTO - REDES DE COMPUTADORESpor
dc.subject.cnpqCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOpor
dc.titleEstratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermespor
dc.typeDissertaçãopor
Aparece nas coleções:Programa de Pós-Graduação em Ciência da Computação

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
406062.pdfTexto Completo2,33 MBAdobe PDFThumbnail

Baixar/Abrir Pré-Visualizar
Mostrar registro simples do item Recomendar este item Visualizar estatísticas


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.