| Compartilhe o registro |
|
Exportar este item:
Use este identificador para citar ou linkar para este item:
https://tede2.pucrs.br/tede2/handle/tede/3092| Tipo do documento: | Dissertação |
| Título: | Núcleo IP de uma bridge ethernet baseado em lógica reconfigurável e processador SoftCore |
| Autor: | Duarte, Fabio Sidiomar Zamperetti  |
| Primeiro orientador: | Vargas, Fabian Luis |
| Resumo: | O constante aumento na densidade dos dispositivos de lógica programável (FPGA s), aliado à diminuição dos preços destes circuito integrados, tem viabilizado a implementação de sistemas complexos, que antes necessariamente implicavam no uso de circuitos integrados dedicados. Em projetos onde um FPGA já é utilizado, justifica-se ainda mais facilmente a integração de novas funcionalidades ao projeto de lógica programável, uma vez que os custos envolvendo as ferramentas de desenvolvimento, tanto de hardware quanto de software, já foram contabilizados. Este trabalho implementa uma bridge ethernet através de um sistema composto por um softprocessor, onde as funções relativas à classificação e encaminhamento dos pacotes são realizadas em software, o que torna o sistema mais acessível à mudanças na implementação e de fácil manutenção. Além do softprocessor, implementados em VHDL ainda temos um controlador de acesso ao meio físico ethernet (MAC) e um controlador HDLC o qual é utilizado como ponto de ligação entre as bridge local e a bridge remota. A prototipagem do sistema, para avaliação e análise de desempenho, é feita com o uso das ferramentas de software e placas de desenvolvimento de hardware da Xilinx, por serem de fácil acesso e que oferecem o núcleo de softprocessor MicroBlaze, um microprocessador RISC de 32 bits com arquitetura harvard. A análise de desempenho do sistema, realizada com o auxílio de ferramentas de software (Iperf) e hardware (SmartBits), mostrou que a bridge consegue atingir taxas acima de 1Mbps com pacotes pequenos (64 bytes), típicos das aplicações VoIP. Para pacotes maiores, o desempenho se aproximou dos 2 Mbps, que representam a taxa típica máxima onde este dispositivo será usado na prática. Devido à sua natureza extremamente maleável, em vista da utilização de lógica programável e de funções de software, o sistema permite a inclusão de novas facilidades em atividades futuras, tais como a filtragem de pacotes, redes locais virtuais (VLAN s) e o protocolo Spanning Tree. Além de novas funcionalidades de software, novos módulos do hardware sintetizável também podem ser incorporados, sejam para desempenhar novas funções, tais como o aumento das interfaces WAN, como para otimizar módulos já existentes. |
| Palavras-chave: | TELECOMUNICAÇÕES CIRCUITOS INTEGRADOS REDES DE COMPUTADORES ETHERNET FPGA |
| Área(s) do CNPq: | CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA |
| Idioma: | por |
| País: | BR |
| Instituição: | Pontifícia Universidade Católica do Rio Grande do Sul |
| Sigla da instituição: | PUCRS |
| Departamento: | Faculdade de Engenharia |
| Programa: | Programa de Pós-Graduação em Engenharia Elétrica |
| Citação: | DUARTE, Fabio Sidiomar Zamperetti. Núcleo IP de uma bridge ethernet baseado em lógica reconfigurável e processador SoftCore. 2007. 130 f. Dissertação (Mestrado em Engenharia Elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2007. |
| Tipo de acesso: | Acesso Aberto |
| URI: | http://tede2.pucrs.br/tede2/handle/tede/3092 |
| Data de defesa: | 2-Ago-2007 |
| Aparece nas coleções: | Programa de Pós-Graduação em Engenharia Elétrica |
Arquivos associados a este item:
| Arquivo | Descrição | Tamanho | Formato | |
|---|---|---|---|---|
| 395124.pdf | Texto Completo | 1,45 MB | Adobe PDF |  Baixar/Abrir Pré-Visualizar |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.